基于多起始点数学规划和稀疏建模的模拟集成电路尺寸优化设计方法研究

As integrated circuit process technology continues to shrink down to the nanometer scale, analog integrated circuit design becomes a bottleneck of System-on-Chip design due to its relative high cost and low efficiency. Therefore, it is urgent to develop analog design automation tools. In this project, we propose to develop an automatic design methodology for transistor sizing, which has been recognized as the most difficult and time-consuming step in the whole analog circuit design procedure. The novel algorithms proposed here are based on the multi-starting-points programming and compressive sensing. (1) Firstly, we propose to develop a highly accurate and parallel multi-starting-programming method based on SPICE simulation and local models to solve the analog circuit sizing problem with very low computational cost. (2) Secondly, a local modeling method based on compressive sensing theory is developed to set up the models at different local regions with high accuracy. (3) Thirdly, a multi-level programing method is proposed by combining the multi-starting-points algorithm and behavioral modeling to carry on the massive computation tasks assigned by the large scale high performance analog circuits. The tools based on these new methods will change the world of analog circuit design from human-labor intensive to machine computing intensive, and make significant contributions to analog circuit design automation.

随着集成电路工艺尺寸的持续缩小和系统集成度的不断提升，模拟集成电路设计成本剧增、效率低下成为集成电路设计发展的一个瓶颈。本项目针对模拟集成电路的尺寸设计环节，提出（1）基于局部模型和SPICE仿真的多起始点数学规划方法。该方法具有全局最优性，兼容工艺偏差等对电路性能的影响；（2）基于压缩感知理论的局部稀疏多项式建模方法，能够在设计参数空间的局部区域，以极小的代价得到具有高精度的局部模型，为多起始点优化提供尽量接近最优点的起始点，降低优化过程中所需的SPICE仿真次数；（3）针对大规模模拟电路的层次化多起始点优化方法，在多起始点优化中引入了电路模块的行为级模型以降低每次仿真的计算复杂度，能够处理如PLL、ADC、RF等大规模模拟电路设计参数优化问题。本项目拟建立基于多起始点规划的模拟电路尺寸设计自动化框架和工具，改变模拟电路设计耗费大量人力与时间的现状，具有重要的学术意义和应用价值。

模拟集成电路设计面临电路规模庞大、仿真时间长、高维空间非线性规划、纳米工艺偏差的挑战。现有模拟电路优化方法计算复杂度高，设计时间难以接受。大规模模拟电路自动优化设计是长期企待解决的国际难题。本项目提出了基于多起始点优化和稀疏建模的电路综合方法、基于贝叶斯优化方法的模拟电路性能优化和成品率优化方法、基于多起始点优化和贝叶斯推断的模拟电路成品率分析和系统级电路极低失效率分析的渐进概率估计方法等，为纳米尺度大规模系统级模拟电路的优化设计提供了全新的理论框架。.（1）提出了基于多起始点优化和稀疏建模的模拟电路自动综合方法，包括启发式偏斜概率分布方法产生更优初始点，局部稀疏建模方法和基于局部稀疏模型的多起始点优化方法和概率TABU策略。相比已有模拟电路自动优化方法，该方法有1.3~2100倍的计算速度提升。.（2）提出了基于贝叶斯优化的模拟电路自动综合方法，相比鲁汶大学提出的GASPAD优化方法，优化结果更优，仿真点数目减少到GASPAD的1/3到1/5。提出了基于贝叶斯优化的SRAM成品率优化方法，相比鲁汶大学提出的序列优化方法ORDE，在相同成品率前提下，效率提升4倍到8倍。.（3）模拟电路成品率分析方向，提出了基于多起始点优化的高维和多失效区域的SRAM成品率分析方法，比CMU大学子集采样SUS方法速度快3倍。提出了基于多起始点优化和贝叶斯推断的SRAM成品率分析方法，比国际上现有方法速度提升6.9-7.7倍。提出了集成电路系统级极低失效率分析的渐进概率估计方法，比已有算法降低估计误差数十倍。.本项目共发表论文27篇，其中SCI收录15篇、EI收录24篇。发表在国际权威期刊IEEE Trans. on CAD、IEEE Trans. CAS-I、IEEE Trans. on VLSI论文12篇、集成电路EDA领域最具影响力的国际会议IEEE/ACM DAC论文4篇、机器学习顶级会议ICML 1篇。申请国家发明专利3项。获得UEMCOM 2017国际会议最佳论文奖、ASPDAC 2017最佳论文提名。