多核多线程DSP适应性存储结构研究

嵌入式应用和市场的迅速发展迫切需要更高性能的DSP，多核多线程DSP将成为未来DSP的主流结构。实现高效且适应性好的并行数据访问与存储结构已成为未来多核多线程DSP发展的关键。本项目将构建一种新的适应性片上存储结构，能够同时高效地支持流数据、向量数据以及标量数据的存储与访问，满足不同数据流特征的应用程序对高数据吞吐率的需求，缓解"存储墙"问题对多核多线程DSP性能的限制，有效平衡存储效率和适应性，为研制新一代超高性能DSP芯片探索新的结构和技术，具有重要的理论意义和应用价值。. 主要研究内容包括：1）适应性共享存储结构，包括基于微编程的共享存储管理方法、适应性可扩展环形协同Cache结构和适应性数据传递方法；2）适应性片上缓存优化技术，包括适应性数据流控机制、公平性策略和适应性线程动态交换方法；3）适应矩阵操作的并行数据访问模式。

针对计算密集型嵌入式应用对高性能可扩展多核多线程DSP的需求，突破了多核多线程DSP适应性存储结构的多项新技术，提出了若干有效平衡存储效率和适应性的新方法。. 主要贡献包括：1）提出了多种适应性共享存储结构新技术，包括混合式分布式共享存储空间的静态和动态划分、基于动态缓冲分配的双通道快速信号灯同步机制、基于协同通信的双通道快速栅栏同步机制等；2）提出若干适应性片上缓存优化方法，包括CMP末级共享Cache的控制复制策略、基于私有设计的分布式Cache划分、CMP共享Cache的访存时间最优划分、片上网络延时差异对存储系统公平性的分析方法、存储层次带宽平衡优化方法等；3）提出了并行数据访问模式，包括面向分布式共享存储的数据管理引擎、基于相邻访存数据重用的低功耗2D 存储机制、片外存储带宽优化策略和面向应用领域的多态并行存储方案等。. 本文提出的存储结构新技术能够同时高效地支持流数据、向量数据以及标量数据的存储与访问，满足不同数据流特征的应用程序对高数据吞吐率的需求，有效缓解了“存储墙”问题对多核多线程DSP计算性能的限制。本文的部分研究成果已应用于 “飞腾-迈创”多核多线程DSP的研制。项目共发表SCI检索论文6篇，EI检索论文15篇。培养毕业博士生5人，硕士生2人。