面向自主加速芯片的多模态多层次并行编译关键技术研究

Heterogeneous Computing is one of the most important way to improve High-Performance Computing efficiency. The dedicated accelerating chips in Heterogeneous Computing System generally need new programming model and compiling techniques to satisfy the architecture characters and the feature of applications. This project studies the key compiling techniques based on the independent accelerating ASIC with Multi-Mode, Multi-Level parallel architecture. After the study of application bottlenecks, we can draw the character of these bottlenecks. With the design of execution model based on Multi-Mode and Multi-Level parallel architecture, we will design scalable programming model and give the reasonable cost model for the compiling optimization. We will also use adaptive memory consistent optimizer for multiple cores, dynamic optimizing scheduler for multi mode execution, multi-width/multi-granular SIMD data reorganization and loop optimization with iterative compilation based on polyhedron. The achievement of this project will take advantage of the architecture's superiority and improve the performance of the heterogeneous computing systems.

异构计算是高性能计算领域中提高计算效能的主要方法之一，异构计算系统中的专用加速芯片通常需要适合体系结构特征和应用特点的编程模型和编译方法。本课题面向自主加速芯片的多模态多层次并行体系结构特征，针对多模态多层次并行编译关键技术展开研究。在对典型应用进行瓶颈抽取以及瓶颈部分多模多层次特征提取的基础上，根据多模态多层次并行特点，抽象出准确的执行模型，构建合理的代价模型，设计可扩展的编程模型；采用支持自适应存储一致性控制机制的多核编译优化技术、多模态动态优化调度技术、多宽度多粒度SIMD数据重组编译优化技术以及基于多面体的类迭代循环优化技术，设计并实现面向自主加速芯片的优化编译工具，充分发挥体系结构的优势，提高自主异构加速系统的性能。

异构计算是高性能计算领域中提高计算效能的主要方法之一。本课题面向自主加速芯片的多模态多层次并行体系结构特征，针对多模态多层次并行编译关键技术展开研究。基于典型应用瓶颈抽取和分析，根据异构计算中多模态多层次并行特点，抽象出了较为完整的执行模型和较为准确的代价模型，设计了可扩展的编程模型。采用支持自适应存储一致性控制机制的多核编译优化技术、多模态动态优化调度技术、多宽度多粒度SIMD 数据重组编译优化技术以及基于多面体的类迭代循环优化技术，设计并实现了面向自主加速芯片的优化编译工具。能够充分发挥体系结构的优势，提高自主加速芯片的性能。本课题的主要创新包括：.（1）构建了多模态多层次编程模型，它是后续研究的基础，为性能优化探索提供了理论和实验依据；.（2）提出了一种多模态动态优化调度方法，能够在基本优化手段的基础上，针对较大规模的异构系统实现进一步的性能优化。