高密度三维封装TSV电迁移可靠性机理研究

With the continuous development of the CMOS technology, the quantity of the transistors becomes more and more, leading to much shorter interconnecting wire and much worse signal delay, which takes the main influencing factors on the improvement of system speed. Therefore, the 2.5D/3D integrated chip stacking technology has great advantage in decreasing the wire length and signal delay, lowering the power consumption, reducing the chip size, accordingly improves the system performance of the device. TSV technoloy is considered as one of the most promising core technologies to realize the 2.5D/3D chip stacking. However, many technical challenges should be confronted before the real application. Electromigration (EM) reliability of TSV is one of the most important issues. In this project, the EM induced failure mechanism of Cu-TSV was systematicly studied with different current densities and environmental temperatures. Mean time to failure (MTTF) of EM was evaluated based on different TSV sizes, confirming the failure mode with coupling effect of electric,thermal and stress fields. Furthermore, the stress evolution induced by the atomic migration and thermal expansion was detected by synchrotron radiation x-ray technology. FIB and XRD equipments were applied to observe the microstructure of the TSV, building the internal relationship between the crystal orientation and stress evolution. Finally, FEA method was used to simulate the atomic migration process of the Cu-TSV, establishing the test model.

随着CMOS工艺的不断推进和发展，晶体管数量越来越多，导致互连尺寸越来越小，信号延迟问题日趋严重，成为影响系统速度提高的关键因素。采用2.5D/3D集成的芯片堆叠技术，将有助于大大减小布线长度、缩短信号延迟，降低功耗，同时又可以缩小芯片尺寸、从而提高器件的系统性能。硅通孔（TSV）技术被认为是实现2.5D/3D芯片堆叠的关键核心技术之一。然而，该技术的真正应用仍然面临着诸多的技术挑战，电迁移可靠性问题尤为突出。本项目拟系统研究不同电流密度和环境温度条件下TSV的电迁移失效机理，评估不同TSV尺寸的电迁移失效时间（MTTF），确认电、热及应力场耦合作用下失效模式；利用同步辐射x-射线衍射技术探明原子扩散迁移引起的应力演变；借助FIB、XRD等设备检测Cu-TSV微观观组织变化，建立晶体取向与应力演变的内在联系；应用有限元分析方法进行Cu-TSV电迁移过程的仿真模拟，建立验证模型。

本项目结合了实验、仿真、表征分析、寿命预测等角度系统地研究了高密度三维封装TSV电迁移可靠性机理。在实验方面，制备了适用于电迁移实验的TSV样品，并搭建测试平台，得到了有效的电迁移实验数据，便于寿命公式的修正。在仿真方面，建立了TSV互连结构有限元模型，并对该模型进行了电-热耦合分析、电-热-力-扩散耦合分析、空洞分析等，并通过实验、表征等方法进行仿真验证，确定了仿真的准确性。采用热电耦合仿真方法分别对比了不同电流密度、环境温度、TSV填充材料、不同TSV长度、不同TSV孔径等因素对TSV互连结构电迁移失效的影响；通过多场耦合分析，结合原子通量散度法进行电迁移空洞仿真分析以及寿命预测。结果表明，在一定范围内，电流密度和环境温度是影响TSV互连结构电迁移寿命的主要因素；四种填充物相比，碳纳米管与硅的热膨胀系数更匹配，且产生的焦耳热最小；随着TSV长度增大， 热阻增多，TSV处的温度逐渐增加，但焦耳热减小，寿命增加，与测试结果相符；；电流密度相同情况下，随着TSV孔径增大，产生的焦耳热增加，将加速电迁移现象。经过电迁移仿真分析，发现在凸点与RDL层互连处的RDL层上，最易先出现空洞或小丘，与实验结果相吻合。在表征分析方面，采用了SEM、EBSD、FIB、X-ray等方法对TSV样品进行电迁移实验前后的表征，通过对样品进行观察和对比，详细描述了TSV 互连结构中的电迁移现象，并对实验中出现的小丘和空洞的演化机制进行阐释。TSV结构中电迁移小丘的产生与小丘晶粒的大小以及其底部晶界的形态有关，具有底部V型晶界的小尺寸晶粒更容易在电流作用下被挤出；TSV结构中电迁移空洞的产生主要位于各相界处，空洞会沿着相界以及Cu晶粒的晶界进行扩展。在寿命预测方面，对实测数据进行拟合分析，初步获得TSV电迁移失效的时间模型，当假设Cu的激活能为0.9 eV时，得出寿命模型中重要参数为：A＝0.188，n＝-1.4。同时对寿命实验中出现的两种失效模式进行了推理分析。