利用电子电流增强电流密度的新型高压超结p-LDMOS的研究

By applying high-voltage p-LDMOS in High Voltage Integrated Circuit (HVIC), the circuit design can be simplified and the performances of the chip can be improved. Usually, the current density of p-LDMOS is about one third to one half of that of an n-LDMOS. Therefore, if the current density of p-LDMOS can be improved to match that of an n-LDMOS, the cost of HVIC can be much reduced and the performances can be further improved. In this project, a novel Super-Junction p-LDMOS with its current density comparable with that of a Super-Junction n-LDMOS is investigated. Compatible with present process, the proposed Super-Junction p-LDMOS applies both hole and electron as majority carries to conduct current without conductivity modulation effect. Thus, the current density of the Super-Junction p-LDMOS is improved by about three times and the device maintains its fast turning-off as a unipolar device. The external controlling signal is still applied on the gate of the P-type channel, and the N-type channel is auto-controlled with proposed novel controlling method based on a three-dimensional concept. The current density of the proposed Super-Junction p-LDMOS can be improved to match that of a Super-Junction n-LDMOS implemented through the same process, without increasing any gate-driving power, any extra circuits and components.

使用高压p-LDMOS可以简化高压集成电路设计，提高芯片性能。通常，p-LDMOS的电流密度约为n-LDMOS的1/3到1/2。如果能使p-LDMOS的电流密度媲美n-LDMOS，则芯片成本可以显著地降低且性能将进一步提高。据此，本项目将研究一种额定电流密度和超结n-LDMOS媲美的高压超结p-LDMOS。兼容现有工艺，该项目的超结p-LDMOS将同时使用空穴和电子分别作为多数载流子在各自的半导体区域导电而不形成电导调制效应。因此，该超结p-LDMOS的额定电流密度可以提高约三倍，同时还能保持单极性器件的快速关断。该超结p-LDMOS仍然是一个外加栅压信号直接控制P型沟道的三端器件，其N型沟道则采用全新的基于三维设计的控制理念和方法实现自动控制。因此，在不增加任何栅驱动损耗以及无需任何额外电路和元件的情况下，可实现同一工艺下制作的超结p-LDMOS和超结n-LDMOS额定电流密度的匹配。

pLDMOS作为重要的一类横向功率器件，其在功率集成电路中应用可以极大地简化电路设计，提高电路性能。但是pLDMOS采用空穴作为载流子导电，其相同面积下的电流能力仅为nLDMOS的~1/3。上述缺点限制了其在高压大功率领域的应用。为此，本项目研究了一类利用空穴和电子同时各自参与导电的SJ-pLDMOS，显著地提高了pLDMOS的电流能力。通过利用超结自身N/P柱交替排列的特性，并且结合n沟道的设置，防止两种载流子同时导电时发生电导调制效应，从而保证快速关断。该SJ-pLDMOS通过栅极控制沟道的开启和关断过程中空穴路径上产生的压降自动控制集成的n沟道的开启和关断，从而该器件在不增加任何外围元器件控制的基础上仍然保持原来的三端口不变，避免了国际上现有技术复杂的双沟道控制方案。本项目成功设计了一个耐压BV>600V的SJ-pLDMOS，其在5V导通压降下，电流能力甚至比SJ-nLDMOS提高了~1.3倍。在2.5V导通压降下，该SJ-pLDMOS的电流能力和SJ-nLDMOS相当。并且，由于本项目的n沟道为自动开启和关断，本项目的SJ-pLDMOS的栅电荷密度和传统SJ-pLDMOS一样，约为0.3uC/cm2，而开启和关断时间仅为2.6ns和13.9ns。并且本项目的SJ-pLDMOS的总功耗比相同参数下的SJ-nLDMOS降低了26.7%，比Triple Resurf 技术的nLDMOS降低了18%。该项目的SJ-pLDMOS在不增加任何外围电路和元件的基础上，成功实现了电子自动参与导电。打破了空穴迁移率对pLDMOS电流能力的限制，成功将SJ-pLDMOS的电流能力提高~3倍。该技术路线不仅可以应用在超结pLDMOS中，同时可以应用在Resurf技术制作的pLDMOS。将该技术应用于高压功率集成电路，可以显著降低传统pLDMOS的面积，降低导通功耗，提高pLDMOS的开关特性，从而提高功率集成电路整体性能。并且，探索了多种其他新型pLDMOS等横向功率器件，显著提高其电流能力。