基于标准深亚微米CMOS工艺的高密度单光子阵列探测器集成技术研究

Single photon avalanche diodes (SPADs) detectors have been widely used in diverse applications, including quantum key distribution, astrosurveillance，fluorescence lifetime, and three-dimensional (3D) imagers, due to high time resolution and optical sensitivity. The integration of high resolution，low noise and low cost SPADs arrays with increasing levels of in-pixel in modern standard deep submicron CMOS process becomes recent research trend. However, the serious noises (dark count,after-pulsing phenomenon), large-area devices and traditional pixel-level digital counting and readout circuits limit the design and realization of high density array detector. The project will be performed through the investigations of new SPAD structures, novel pixel-level analog signal couting & readout and array-level analog signal processing technologies to realize the high density array detectors. Based on standard deep submicron CMOS process, we will focus on the design theories and methods of small size and low noise SPADs devices, making device active region diameter scaling down to 5μm.We will study on pixel-level analog signal counting & readout technology to improve the pixel fill factor from less than 10% to 25%. We will explore the large scale SPAD array architecture and array-level analog signal readout technology to improve array density by more than one orders of magnitude. Finally, we can obtain key integration technologies and methods of high density monolithic SPAD array detector.

单光子雪崩二极管(SPAD)探测器具有极高的时间分辨率和光灵敏度，在量子通讯、天文探测、荧光寿命成像和3D成像等方面有着广泛应用前景。基于标准深亚微米CMOS工艺实现高密度、低噪声、低成本的阵列探测器是今后SPAD探测器发展的趋势。然而严重的噪声干扰（暗计数和后脉冲）、大尺寸器件和传统的像素级数字计数读出电路限制了高密度阵列探测器的设计与实现。本项目将通过研究SPAD器件新结构、新颖的像素级模拟信号计数读出技术以及阵列级模拟信号处理技术实现高密度阵列探测器。我们将基于标准深亚微米CMOS工艺重点研究小尺寸和低噪声SPAD器件的设计理论和方法，将器件有源区直径缩小到5μm以下；研究像素级模拟计数读出技术，将SPAD像素单元占空比从10%以下提高到25%；研究大规模阵列架构和阵列级模拟信号读出技术，将目前阵列密度提高1个数量级以上；最终获得实现高密度单片SPAD阵列探测器关键集成技术和方法。

单光子雪崩二极管(SPAD)探测器具有极高的时间分辨率和光灵敏度，在量子通讯、天文探测、荧光寿命成像和3D成像等方面有着广泛应用前景。基于标准深亚微米CMOS工艺实现高密度、低噪声、低成本的阵列探测器是今后SPAD探测器发展的趋势。然而严重的噪声干扰（暗计数和后脉冲）、大尺寸器件和传统的像素级数字计数电路限制了高密度阵列探测器的设计与实现。本项目通过研究小尺寸SPAD器件结构、像素级模拟信号计数技术以及阵列级模拟信号读出技术来实现高密度的SPAD阵列探测器。主要研究了基于标准深亚微米CMOS工艺的小尺寸和低噪声SPAD器件的设计理论和方法，设计了一种结合虚拟保护环结构和多晶硅场板隔离技术的SPAD器件，可以将器件有源区直径缩小到5μm以下并有效降低暗计数噪声；研究了SPAD器件的物理机理，提出一种能预测SPAD器件统计性能的建模方法，通过TCAD仿真提取出SPAD雪崩触发几率和电场等关键参数，可以准确预测出给定工艺条件和器件结构的 SPAD的重要统计性能参数，为SPAD器件的设计和优化提供一种简单、有效的方法；研究了像素级模拟计数和读出技术，设计了电荷转移型的模拟计数器，获得了大动态范围、低非线性度和小面积特性。配合紧凑型快速主动淬灭和复位电路，SPAD像素单元填充系数提高到25%以上；研究了大规模阵列架构和阵列级模拟信号读出技术，采用两次相关双采样技术可有效消除像素单元和列总线之间的固定模式噪声，能显著提高SPAD阵列探测器的集成度。仿真和测试结果表明，在1.5V过偏压下小尺寸SPAD器件的光子探测效率(PDE)峰值大于25%，暗计数率(DCR)小于3.7k Hz；主动淬灭和复位电路能够在0.7ns内完成对雪崩脉冲的淬灭，最高速率能达到200cps，后脉冲率小于0.1%；模拟计数器实现了8bit以上的大动态范围计数，差分非线性度(DNL)小于±0.5LSB，积分非线性度(INL)小于±1LSB；阵列级模拟读出电路具有准确度高、工作速度快、噪声低、电路面积小等优点。本项目最终获得了实现高密度SPAD阵列探测器的一些关键集成技术和方法。