高质量单轴压应力GOI纳米线的研究

Compressive-strained Ge-On-Insulator (GOI) has been considered as one of the most promising p-MOSFET channel material of future high-speed and low-power-consumption ultralarge scale integration (ULSI) because of its high hole mobility and the structure advantage of the Si-On-Insulator (SOI): low parasitic capacitance and leak current. In order to obtain high-performance GOI p-MOSFET devices, the most important factors is the fabrication of high-quality compressive-strained GOI films. This project proposes that a combination of micro/nano fabrication and multi-step Ge condensation effectively suppresses the inelastic-strain relaxation and an anmount of relaxation-induced structure defects during traditional Ge condensation for GOI fabrication, and consequently fabricates high-quality compressive-strain GOI films with a nanowire structure, i.e. GOI nanowire. A systematic study including the fabrication process, strain relaxation, crystal quality of GOI nanowire, and its p-MOSFET devices will be carried out in this project, from which it is expected to obtain high-performance GOI p-MOSFET devices with high-mobility enhancement.

压应力绝缘膜上的锗薄膜（GOI: Ge-On-Insulator）不仅具有绝缘膜上的硅薄膜（SOI: Si-On-Insulator）结构的优势（低寄生电容、低漏电流等），还具有较高的空穴迁移率，从而被认为未来最有希望的高速/低功耗高性能极大规模集成电路p-MOSFET器件的沟道材料之一。为了实现高性能GOI p-MOSFET器件，制备高质量压应力GOI薄膜是最为关键的因素。本项目拟利用微纳加工技术并采用多步Ge浓缩法解决传统的Ge浓缩法制备GOI薄膜过程中发生的非弹性压应力弛豫以及应力弛豫导致的大量晶体结构缺陷等问题，制备出具有纳米线结构的高质量单轴压应力GOI薄膜，即GOI纳米线，并且系统地从GOI纳米线的制备工艺条件、应力弛豫、晶体结构及其p-MOSFET器件的制备和性能等方面进行深入详细的研究，以获得具有高空穴迁移率增强的高性能GOI纳米线p-MOSFET器件。

目前以Si MOSFET器件为核心的集成电路已进入了纳米时代，Si材料工艺技术正接近物理极限，进一步提高器件的性能必须采用新材料和新工艺。作为Si沟道材料的替代者，高迁移率沟道材料能够提升器件的运行速度，是实现高性能集成电路关键的技术，已经成为国内外研究的重点。在高迁移率材料中，绝缘膜上的锗薄膜（GOI: Ge-On-Insulator）材料不仅具有高空穴迁移率，它还具有绝缘膜上的Si薄膜（SOI: Si-On-Insulator）结构的优势，被认为具有很大应用潜力的高性能集成电路p-MOSFET器件的沟道材料。为了获得低缺陷密度压应力GOI薄膜，人们深入研究了Ge浓缩法制备GOI薄膜过程中应力弛豫、缺陷产生等。研究表明虽然通过优化Ge浓缩条件可以制备出低压应力弛豫、高结晶质量的低Ge浓度SGOI薄膜，但随着Ge浓度升高，SGOI薄膜中的应力能逐渐增加，会发生严重的压应力弛豫，它不仅导致了大量晶体结构缺陷的产生，它还使得GOI薄膜中残余的压应力接近于零。因此降低Ge浓缩过程高Ge浓度时发生的非弹性应力弛豫、减少晶体结构缺陷是制备低缺陷密度压应力GOI薄膜迫切需要解决的问题。.针对传统Ge浓缩法制备GOI薄膜过程中发生的应力弛豫及晶体结构缺陷等问题，本项目提出利用微纳加工技术和三维Ge浓缩法代替传统的Ge浓缩法，抑制了Ge浓缩过程中的应力弛豫现象。传统法制备的SGOI薄膜在Ge浓度高于50%时会严重的应力弛豫，而利用三维Ge浓缩法制备的SGOI纳米线在Ge浓度高于75%时才会轻微的应力弛豫，当浓度到达100%时，GOI纳米线中的压应力保持在3.2%附近。本项目还研究了ZrGe合金电极与Ge基底的接触，ZrGe合金与p型Ge基底表现出了非常良好的欧姆接触，对空穴的势垒高度为0.07eV。利用ZrGe合金作为器件的金属源漏，制备了SGOI/GOI薄膜及纳米线p-MOSFET器件，在Ge浓度为100%的GOI纳米线器件中获得了高达650 cm2/V·s的空穴迁移率，其值为SOI薄膜空穴迁移率的5.4倍，这是由于三维Ge浓缩法的优势，有效抑制了压应力弛豫，高的Ge浓度和残余的压应力两方面的因素使得SGOI/GOI纳米线表现出了高的空穴迁移率。本项目为发展高质量的GOI p-MOSFET器件不仅提出了一种潜在的技术手段，还积累了丰富的研究数据。