基于压缩学习的深度神经网络专用处理芯片研究

Smart devices with learning capabilities are the key enabler for ubiquitous intelligence in the context of the Internet of Things (IoT). The project aims at sub-10 mW deep learning processor for embedded IoT devices. Compressed learning that incorporates compressive sampling and deep neural network (DNN) is proposed. Learning (training and inference) is directly performed in the measurement domain, without the need of a signal reconstruction process. Power reduction is achieved by reduced data samples through a compressive sampling frontend. Trade-offs will be intensively investigated with respects to the sparsity of input data, compression ratio, and the architecture of the DNN. A reconfigurable application-specific processor will be designed by exploiting techniques of network compression, near-zero approximation and dynamic precision, resulting in an algorithm-architecture-circuits co-design for power-aware hardware optimization. The design will be evaluated in FPGA and implemented in a 55 nm or below CMOS process, targeting >15X energy efficiency improvements over conventional approaches.

深度神经网络处理器如何满足物联网终端本地智能计算和能耗要求，已经成为一个亟待解决的关键科学问题。本项目面向物联网终端，研究<10mW深度神经网络专用处理芯片。项目拟通过压缩采样与深度学习的结合，即压缩学习，直接在观测域对压缩的数据进行处理，降低数据输入量并避免复杂的信号重建，以提高处理的能效。本项目将：1）建立压缩学习的仿真模型与设计框架，联合优化压缩采样参数和深度神经网络结构；2）利用近似计算扩展模型稀疏度，并进行模型压缩；3）针对压缩学习模型优化处理架构和计算单元，实现算法模型在专用硬件上的高效映射。拟研专用处理芯片将在55nm或更先进CMOS工艺下进行流片验证。相比传统的直接采用原始数据的深度学习方法，目标达到>15X的能效提升。项目对减少“云-端”通信负担与延时，实现物联网终端本地化智能，构建分布式智能网络有重要意义。

本项目面向智能物联网终端与边缘节点智能化与高能效的需求，研究了基于压缩采样与神经网络结合的压缩学习方法，利用物联网信号稀疏与神经网络模型稀疏的特性，从降低输入信号维度和模型复杂度等两个方面，实现了物联网智能信息处理的低功耗化。项目建立了端到端的压缩学习框架与网络搜索方法；发展了近零稀疏和非线性量化的稀疏扩展方法；提出了基于脉冲神经网络的物联网稀疏信号训练方法；完成了支持压缩学习的可重构加速器、对数量化加速器关键模块、脉冲神经网络处理器单元等芯片的设计仿真、FPGA原型验证、MPW流片测试等工作，在模型压缩率、网络准确度、芯片功率与能效等关键指标方面均达到预期目标。本项目执行了预期的各项研究计划，发表了包括IEEE TCAS-I、IEEE TBCAS、IEEE TCAS-II、IEEE TII等数篇高水平论文，在健康物联网应用中进行了应用验证，培养毕业了8位研究生。本项目形成的技术方案与关键电路对构建高能效智能物联网芯片与系统的有重要参考价值。