基于FPGA的实时动态可重构系统关键技术研究

Aiming at the challenges of low utilization of reconfigurable resources, complex and inefficient routing as well as time-consuming hardware configuration, confronted by current real-time application, this project will intensively study FPGA-based real-time dynamic reconfigurable computing system to explore correlation theories and key technologies. Following the shape of objective tasks, the construction of non-rectangle task description model will be first carried out to improve resource utilization. Meanwhile, the scheduling and placement algorithms are further studied according to the non-rectangle task model. Relevant knowledge in graph theory is then employed to research the routing strategy for reducing routing time and critical path in logical resource blocks. Using the repetitive characteristic of intra-frame and inter-frame in binary configuration file, duplicate removal and compression will be adopted to minimize the time and space cost when processing large configuration files. Finally, the research achievements will be integrated with an open source FPGA development environment to implement a verification platform of real-time dynamic reconfigurable computing system. The research of this project is going to benefit development of dynamic reconfigurable computing in national defense, industry 4.0, personalized digital life and so on. It also will be of great significance to blossom FPGA technology in China and promote our international competitiveness of high-end embedded products.

针对动态可重构系统在实时应用中面临的任务布局成功率低、逻辑块布线复杂、配置文件加载时间长的挑战，本项目围绕基于FPGA的实时动态可重构技术展开研究，探索任务调度与布局、逻辑资源布线和配置的相关理论和关键技术。根据任务的客观形状，拟构建一种新型不规则任务描述模型，研究相应的任务调度和布局算法，提高可重构任务调度效率和布局成功率；基于不规则任务模型，采用图论相关知识，研究逻辑资源块布线策略，减少布线时间和关键路径长度；根据二进制配置文件帧内与帧间的重复特征，采用配置文件去重预处理和压缩处理相结合的方法，解决因配置文件大而造成配置时间长和空间开销大的难题；将研究成果集成到开源FPGA开发环境中，实现实时动态可重构系统验证平台。开展本项目的研究有利于拓展动态可重构计算技术在国防、工业4.0和个性化数字生活中的应用，对促进我国FPGA技术的发展和提升高端嵌入式产品的国际竞争力具有重要意义。

随着集成电路技术的发展，FPGA芯片上的资源数量与布线资源数量飞速增长，同时，随着人工智能等技术的成熟，采用基于FPGA的神经网络硬件加速成为研究热点，因此，如何对片上各类资源以及所需放置的各项任务进行管理，提高任务的布局布线成功率、降低资源浪费，并且在FPGA云架构中，如何高效的从本地向云端传输配置文件，减少FPGA云配置耗时，是目前基于FPGA的计算系统面临的关键科学问题。课题组对上述问题进行研究，提出了一种逻辑功能矩形、非矩形模型的布局布线策略，根据任务客观形状，定义矩形、非矩形的描述模型，能够有效减少因矩形模型造成的FPGA资源浪费；同时，利用混合整数线性规划方法，给出布局布线的形式化描述；并且从可重构资源利用率、逻辑功能间通信开销与逻辑功能内部通信开销三个方面进行多目标优化，实现了三者之间相互影响与共同作用下的最优布局布线方案；相比矩形模型的布局布线方法最高提升25.59%的资源利用，在Microelectronics Center of North Carolina (MCNC)标准测试集上，布线长度最多减少22.49%的同时，耗时几乎与已有方法相同，在Software Defined Radio (SDR)测试数据中，UPRFloor在节约29.41%可重构资源的同时，布线长度节省了13.41%，从而有效降低了资源浪费与通信开销。课题组分析了FPGA配置文件结构，采用基于算数编码的压缩解压缩方法，同时设计了基于神经网络方法的待压缩数据估计概率模型，在标准测试集上与主流7种压缩算法相比，配置文件压缩率最多提高39.45%；另一方面，提出了一种基于混合编码的配置文件压缩算法，该算法根据二进制配置文件中‘0’和‘1’的分布特点，首先，采用RLE定长压缩方法对其进行压缩；然后，采用Huffman编码解决RLE定长压缩计数位“空零”问题；最后，使用提出的掩码方式进行二次压缩以进一步提升压缩率。相较于其他主流压缩算法压缩率最多可提升12.4%。为了减少解压缩耗时，设计了基于硬件的流水线解压缩方法，相较串行方法，解压缩效率得到显著提高。课题组的研究成果能够优化FPGA的开发流程，为未来国产FPGA与EDA软件的设计与优化奠定良好的理论和应用基础。