新型动态逻辑计算及芯片研究

本项目围绕设计灵活、可扩展、高效、高可靠的逻辑门及芯片结构为出发点，突破以动力系统为基础设计动态逻辑门的局限，基于代数方案和势阱机制，设计简洁和实用的动态可重构逻辑门新模型，给出具有普遍意义的动态逻辑分布规律的分析方法，搭建可实现动态计算逻辑门及其阵列的实际电路，构造基于动态逻辑的VLSI芯片原型，进一步分析相关门及芯片的故障检测和容错方法。通过本申请项目研究形成一系列原创性研究成果，为今后我国研制达到当时国际先进水平的可扩展、高效、高可靠的动态计算系统奠定理论技术基础。

本项目所有研究内容执行情况一切按照计划进行。三年来，我们已经完成了全部研究计划，实现了预期的研究目标。基础理论研究方面，提出了基于漏积分器的新型的动态逻辑计算模型，研究了多输入多输入逻辑门模型，给出了简洁的图像分析方法—曲线交点法，系统的分析了系统参数和噪声的影响，深入研究了由逻辑门组成的布尔网络的控制方案，给出了逻辑可达性定理。研究了一类特殊的布尔网络-非线性反馈移位寄存器（NLFSR），计算出NLFSR生成序列中不同长度周期序列的数量，从而直接解决了NLFSR周期分析这一开放性问题。研究了网络中的同步与安全问题，研究了复杂系统的优化设计问题，进而形成了一套适用于动态计算各种模型和方案的理论分析和研究方法，得到了较系统的体系；在核心技术开发方面，设计在多种逻辑之间进行快速转换的动态逻辑门电路，解决可重构的动态逻辑计算技术开发过程中若干关键性的技术问题。在本项目资助期内，我们共发表论文15篇，其中国际SCI刊物15篇。