阻变存储器阵列可靠性的拖尾效应研究

Resistance random access memory (RRAM) is considered as the most potential candidate of the next nonvolatile memory due to its simple MIM structure, low power, fast speed and super high integration density. The superior reliability and yield of RRAM array are the most crucial for the commercial application of RRAM. However, the tail bit, which is commonly found in the resistive memory array, severely restricts the size and performance of the array, and greatly discounts the array reliability and yield. Aiming at this issue, this project intends to explore the mechanism of the tail bit in the array with 1T1R structure. Firstly, the behavior of the tail effect in array is analyzed by testing the electrical characteristics of the array. Then, the effect of the microscopic structure\trap in RRAM devices on the tail effect in array could be explored by RTN test, combined with conductive atomic force microscopy (C-AFM) and high-resolution transmission electron microscopy (HR-TEM). Finally, the approches for performance optimization in memory array would be developed from the perspectives of interface engineering, programming algorithm modulation and external circuit design. The successful implementation of this project would provide the technical assistant for the commercialization of RRAM, thus pushing the development of the semiconductor industry in China.

阻变存储器（RRAM）具有结构简单、高速、低功耗、易于3D集成等优势，是下一代不挥发性存储器最有力竞争者。为了快速推动阻变存储器的商业应用，需要重点提高存储阵列的可靠性和良率。阻变存储器阵列中普遍存在的拖尾效应（tail bit），严重制约了阵列的大小和性能，使阵列可靠性与良率大打折扣。针对上述问题，本项目拟以1T1R阻变阵列为研究目标，探索RRAM阵列tail bit出现的微观机制。通过对阵列可靠性能进行进行宏观电学测试，对拖尾效应进行行为分析；采用RTN测试探究拖尾效应与器件内缺陷的关联，并结合导电原子力显微镜（C-AFM）和高分辨透射电镜（HR-TEM）等表征手段建立阻变层材料的微观结构与阵列中tail bit的关系。通过界面工程、编程算法调制和外部电路设计等角度，寻找阵列级器件性能优化的手段。本项目的成功实施将会为阻变存储器进入商业化进程提供技术储备，从而推我国半导体产业的发展。

基于可逆电致电阻效应的阻变存储器（RRAM）具有结构简单、高密度、高速、低功耗、高微缩性和非易失性等优点，在嵌入式系统，神经神态计算等方面具有很强的应用潜力。本项目围绕阻变存储器的大规模工艺集成及阵列的可靠性展开了系统的研究，取得的主要成果包括：（1）进行高性能存储单元的设计工作，提出引入TaOx作为缓冲层构筑双层结构的方法，实现了对导电细丝形成位置的固定，降低操作电压的离散性。（2）针对阻变存储器在CMOS后段集成的工艺难题，利用二次沉积与反向刻蚀相结合的方案，解决了电极孔洞问题；通过硬掩模堆栈刻蚀技术实现无损刻蚀，开发了RRAM的成套集成技术，首次在中芯国际14nm工艺平台的大规模阵列集成。（3）针对阻变存储单元编程电压和逻辑器件工作电压不匹配的问题，提出热场辅助的思想，采用高温预处理方案，在不改变工艺和电路的前提下，将1Mb存储阵列中的电形成电压降低30%；利用阵列转置架构将阵列中最大电压转移至源地之间，有效降低了晶体管的击穿风险。（4）针对大规模阵列中带尾效应加剧的问题，阐明了带尾效应与导电细丝中残余的氧离子的行为有关，采用多电平编程方案，利用第三电平将残余的氧离子清楚，抑制了阵列中的带尾效应，将阵列中器件失效率降低至0.1%。.在项目执行期间，项目组成员在IEEE Electron Device Letters、Chinese Physics B、VLSI等期刊/会议发表论文11篇，其中3篇发表在微电子学顶级期刊IEEE Electron Device Letters上，1篇文章发表在被誉为微电子领域奥林匹克盛会的Symposia on VLSI Technology and Circuits（VLSI）上。申请发明专利6项，包括国际专利两项。在本项目的支持下，培养了1名博士生，5名硕士生。项目负责人获得华为奥林帕斯先锋奖（2021年），入选2018年中科院青年创新促进会和2019年中国电子学会青年托举工程。