面向物联网信息安全的格密码体制及其可重构芯片实现技术研究

The resources limitation, variety and physical accessibility of embedded systems and chips in the perceptual layer of IoT (Internet of Things) bring tremendous challenges to the design and implementation of Internet of things security mechanism. This project, aiming to further research on the lattice-based cryptography which is able to realize post-quantum cryptography, tries to explore and present a Ring-LWE public-key cryptography for IoT, and researches the hardware implementation and optimization based on dynamic reconfigurable architecture research, finally forms the organic unity of efficiency and security in IoT cryptosystem. Detailed studies of the topic are carried out systematically from the following aspects: IoT information security model, lattice-based cryptography and algorithm optimization for efficient hardware implementation, reconfigurable architecture, circuits implementation, design and optimization of the kernel circuits, mechanism of side channel attack and side channel attack resistance, etc. Finally, this project will design a prototype system of the dynamic reconfigurable lattice-based cryptographic processor to verify the key technologies. The research results of this project will ultimately establish a solid theory and technology foundation for the design and implementation of lattice-based dynamic reconfigurable security chip for IoT systems, meanwhile providing reliable security assurance for the ubiquitous IoT applications.

物联网感知层的嵌入式系统及芯片资源有限性、多样性和物理可访问性给物联网安全机制的设计与实现带来了巨大的挑战。本课题旨在深入研究能够实现后量子密码系统的格密码体制，探索提出一种面向物联网信息安全的Ring-LWE格密码体制，并基于动态可重构的架构进行硬件电路实现与优化研究，实现物联网密码系统高效性和安全性的有机统一。具体将从物联网信息安全模型,格密码算法理论及利于高效硬件实现的算法优化技术,可重构体系结构,硬件电路的实现及核心关键电路的设计与优化技术,旁道攻击机制及抗旁道攻击技术等方面展开本课题项目的具体研究工作。最后，本项目将设计动态可重构的格密码处理器的原型系统，完成对各项关键技术的验证。本项目的研究成果最终将为基于格难题的动态可重构的安全物联网系统芯片的设计与实现奠定坚实的理论和技术基础，为无处不在的物联网应用提供可靠的安全保障。

本项目针对物联网嵌入式系统的资源限定、多样性和信息安全需求，从侧信道安全防护技术、可重构体系架构及关键电路核心结构优化等多个方面系统研究格密码体制及可重构芯片实现技术。研究了多种侧信道攻击的安全模型与防御机制，提出隐藏相关数据的防御机制并使用具有随机化功耗信息的电路结构，实现了一种具有抗简单功耗分析攻击防御机制的可配置高斯采样器结构，采用自主设计的分区存储方案节省接近65%的存储资源。在可重构体系架构方面，研究了不同体制下的后量子密码算法，提出了一种以格密码体制为核心的可重构Ring-LWE处理器架构，通过微指令与总线复用技术实现高效的数据处理及运算，并能够灵活配置数据通路、安全参数及算法流程，支持多种Ring-LWE格密码方案，更好地适应了物联网应用中的多元化需求。在关键电路设计方面，研究了适用于格密码的核心算子高效硬件实现及优化方法，提出一种可用于模加、模乘和多项式乘法等关键运算的可重构模处理单元。在此基础上设计基于快速查找表的流水线模乘法器结构及蝶形运算单元，实现了一种快速数论变换单元；并采用“乒乓式”存储器访问方案，消除了对SRAM中数据的访问瓶颈，提升了数论变换单元运算的性能。在各类研究基础上，设计了一种后量子密钥交换协议处理器架构，能够高效执行基于格的后量子密码算法，基于TSMC 28nm CMOS工艺，进行硬件结构与后端设计，实现了一种高效格密码芯片，芯片核心面积为0.71mm×0.71mm。部分研究结果，已经达到国际先进水平，相关研究成果在IEEE IOT J（IF：10.238）、IEEE TCAS I（芯片设计领域国际顶级期刊，IF：4.14）、ISCAS（国际高水平会议）等期刊会议上发表论文11篇，申请发明专利8项，其中已授权7项。本课题的研究成果对促进格密码体制及其芯片技术发展具有重要的意义，在物联网信息安全应用方面有广泛的前景。