半导体材料中位错缺陷的多尺度耦合分子模拟研究

由于Si、Ge间4.2%的晶格失配度，将导致在半导体异质结构中产生失配位错，从而严重影响电子器件的力、光、电特性。因此，需要对半导体材料中位错缺陷及有关的问题进行深入的分子模拟综观研究。包括全位错和部分位错的微观结构；运动过程中弯结结的微观结构和迁移过程；位错与点缺陷、界面以及位错之间的相互作用等。为此，需要首先利用第一性原理方法获得位错的结构特性及稳定的弯结结构；在异质原子的研究中实现第一性原理与分子动力学的多尺度耦合计算；建立符合物理规律的界面模型；拟合出可用于各种位错与界面作用的经验势函数。期望揭示出各种失配位错的运动特性以及位错与其它缺陷之间相互作用的过程与机理；对影响位错运动的基本因素给出综合、正确的评价；确定点缺陷与半导体器件中位错密度的相关性；从微观上解释低温Si缓冲层降低失配位错的原理。最后，通过综观研究结果和试验数据的对比为改进半导体研制工艺提供可行的理论指。

基于硅锗异质结构中晶格失配产生位错的背景，利用分子模拟方法研究了半导体硅材料中位错的微观结构、运动特性、位错与空位和异质原子的相互作用、位错成核、多位错相互作用等问题。建立了硅中四种主要位错的微观模型。揭示了90度部分位错单周期结构的运动和能量特性。得到了重构缺陷在90度部分位错中的运动特性，发现重构缺陷的存在可以促使位错的成核、转化，并可以加速位错的运动，降低位错密度。对于点缺陷，发现位错挣脱空位钉扎的能力由弯结的迁移势垒和空位的体积共同决定，并且空位的存在可以在一定程度上降低位错密度。另外，本项目编程实现了第一性原理和分子动力学多尺度耦合计算，并且验证了该程序的可靠性和计算精度。利用该方法，分别研究了60度位错、30度部分位错、90度部分位错和层错与锂掺杂的相互作用，发现硅中缺陷的存在会使得锂在缺陷区域聚集。30度部分位错和层错会降低锂的运动能力，将锂禁锢在缺陷区域，阻碍了掺杂的实现，影响器件的电学特性。而60度位错和90度部分位错则为锂的迁移提供了快速路径，改变了掺杂的过程和速度。最后，在实验和模拟中揭示了位错成核、位错间相互作用、位错密度等与温度和应力之间的关系。