软件定义任意波形合成技术关键问题研究

Traditional arbitrary waveform synthesis technology couple the complex sequencing and address generating functions, which makes the core component too complex to gain feasibility and to increase the sampling rate. This proposal is to describe a new software defined arbitrary synthesis technology. There are three key problems need to be discussed..1.Modeling on requirements of instruction memory access in the new waveform generating architecture. Induce waveform all kinds of memory accessing requirements during the executing process of waveform synthesis specific instruction. Conclude parameters model .2.Build up a real time scheduling model for large capacitive dynamic memory. Design a real time scheduling algorithm for tasks in system with uncontrollable periodic task. Analyze the execution time and relative deadline of all tasks, which deduce a basic condition for scheduling. .3.Propose a new detection and merging algorithm for high frequency short waveforms, which deeply affect the scheduling risk. The algorithm can solve the risk by a time space strategy..4.Design and implement the key custom soft cores and circuit with existing stable IP cores for the new arbitrary waveform synthesis circuit to achieve the arbitrary waveform’s seamless generation..The expected results will reduce the complexity of arbitrary waveform synthesis circuit; improve the feasibility and sampling rate; guarantee the output quality in theory and practice.

传统的任意波形合成技术将复杂的序列功能与地址产生功能耦合在序列地址发生器上，造成该核心部件逻辑复杂、灵活性弱、采样率提升困难等问题。本课题提出采用新的基于软件定义的任意波形合成技术，着重研究以下几个关键问题：.1.针对采用波形指令后的指令存储器访问需求进行建模，抽象波形合成专用指令执行过程中存在的各类访存需求并得到相关实时任务参数模型。.2.建立大容量动态存储器访问的实时调度模型。设计存在不可调度周期任务时的实时调度算法，分析该模型下的执行时间与相对截止时间，总结必要可调度条件。.3.针对高频率短波形这一类高调度风险波形，提出检测和合并算法，通过空间换时间策略解决这类波形风险和稳定性的矛盾。.4.在成熟的IP核基础上，设计、实现自定义软核和电路形成任意波形合成电路，完成并验证任意波形的无缝输出。.预期成果将会简化任意波形合成电路，提高合成灵活性和采样率，从理论和实践两方面同时保证合成质量。

本项目针对传统的任意波形合成控制器复杂序列合成与地址产生逻辑强耦合带来的核心部件逻辑复杂、灵活性弱、采样率提升困难等问题，提出了一种新的软件定义波形合成技术，设计了波形合成专用指令和相关序列合成IP核。其中，解决了以下关键问题：..1. 建立关键路径内存访问模型，针对国产存储器行业在DDR SDRAM存储器的整体布局及产能优势，选用DDR3 SDRAM作为本项目研究的目标存储器，围绕该类存储器访问过程中访问模式，访问时序限制，建立符合波形合成特点的存储器访问流量模型，刻画不同波形序列在合成过程中的数据流量特征。.2. 依据流量模型对波形合成过程及关键参数进行分析。提出最小波形段长度算法，计算多种采样率和输出数据流量情况下，需保证的波形段长度下界。基于该结果，实现了波形段调度与拼合功能。.3. 提出满状态周期分析法，计算该周期内缓存使用率的极值情况，并获得最小缓存深度要求，保证最差情况下波形合成数据不发生断流。实验证明，该方法计算得到的最小波形段长度误差不超过13.33%；最小缓存深度误差不超过10.42%，部分实例中，实验结果与理论计算结果完全符合，证明了该算法对极限情况的覆盖能力。.4. 针对任意波形合成器采样率可变和硬件设计不变的矛盾，提出了最优采样率自动选择算法，在保证模拟通路中重构滤波器抗混叠能力的前提下，根据信号特征选择采样率达到降低存储深度使用率、波形计算负载和提高波形质量的目的。.5. 设计和实现波形合成指令解析器、跳转指令解析器、指令获取器、DMA控制器、输出控制器等关键IP核，与现有PCIe总线控制器、存储器控制器、FIFO缓存器一同组成波形合成核。实现了对专用波形合成指令的支持，其中，跳转指令执行时间不超过5个系统时钟周期，数据通路上最高吞吐率达10GB/s,当样点位宽在9~16位范围内时，最高采样率可达5GSa/s。..本项目及相关应用成果包括：发表SCI论文9篇，会议论文3篇，申请发明专利8项，已授权5项（美国专利1项）。培养博士生5名，硕士生12名。支撑国家级项目4项。