基于布尔可满足性的FPGA软错误容错问题研究

With the continuous decrease of the feature size of VLSI manufacture technology, the soft error rate of FPGA grows exponentially. It is a significant reason of functional failure that the fault of FPGA is caused by soft errors. The reliability of FPGA becomes the key factor in restricting the further development of FPGA industry. We focus on the minimum cost of fault mitigation of soft errors in SRAM-based FPGA. Firstly, we analyze it's generate mechanism and propagation property. We build the behavior model and evaluation indicators of sensitivity of FPGA soft error. Secondly, we explore the method and theory of in-place fault mitigation of soft errors based on boolean satisfiability problem. Furthermore, we study the in-place reassignment of the don't-care configuration bit of logic resource, the in-place equivalence-decomposition of the idle configuration bit of logic resource, the in-place logic polarity inversion of the interconnection configuration bit of routing resource, and other key scientific problems. We also provide the scientific theory for the Pareto optimal solutions. Finally, we propose the innovative approach and technical route of the fault mitigation system for soft errors in SRAM-based FPGAs. The soft errors mitigation tool of FPGA is the main goal of the research proposal which will effectively improve the reliability of FPGA and have a positive significance of further promoting the development of FPGA industry.

随着VLSI制造工艺特征尺寸的不断减小，FPGA软错误率呈指数增长。因软错误引发的故障已成为FPGA功能失效的重要原因，其可靠性成为继性能和功耗之后制约FPGA产业进一步发展的关键因素。本项目旨在以较低的容错代价增强SRAM型FPGA的软错误容错能力，分析软错误的产生机理和传播特性，构建FPGA软错误的行为模型和敏感度评估指标；探索基于布尔可满足性的配置字软错误的原地容错减缓理论和方法，研究和解决逻辑资源无关配置字的原地重配置问题、逻辑资源闲置配置字的原地逻辑等价分解问题、布线资源互连配置字的原地逻辑极性反转问题等关键科学问题，为得到近似非劣最优的软错误容错减缓组合方案提供有效的理论依据；进而提出基于布尔可满足性的FPGA软错误容错系统的创新思路和技术路线，为FPGA提供高效的软错误容错工具。本项目的研究将有效提高FPGA器件可靠性，对促进我国FPGA产业的迅速发展有着积极意义。

FPGA软错误作为一种瞬态故障现象，随着VLSI制造工艺特征尺寸的不断减小呈指数增长，已占据FPGA器件总故障数的80%以上。因软错误引发的故障已成为FPGA功能失效的重要原因，由它引起的可靠性问题成为继性能和功耗之后制约FPGA产业进一步发展的关键因素。研究适用于SRAM型FPGA的原地容错减缓的关键理论和方法，可有效地增强FPGA芯片的容错能力、降低容错成本、以较低的容错代价提高FPGA器件的可靠性，促进我国FPGA产业的迅速发展。.本项目系统地研究了基于布尔可满足性的FPGA软错误容错问题，分析了软错误的产生机理和传播特性，构建了FPGA软错误的行为模型和敏感度评估指标，提出了基于布尔可满足性的配置字软错误的原地容错减缓方法，旨在以较低的容错代价增强SRAM型FPGA的软错误容错能力，主要研究工作如下：（一）通过有向超图来构建SRAM型FPGA电路网表中信号的前向拓扑关系，其中电路单元的有效管脚表示为超图结点，管脚间的外部连线、管脚内的电路逻辑功能表示为有向超边；（二）提出了XDL电路网表到前向电路图生成算法，精细刻画了信号的前向拓扑关系，反映了单粒子软错误在SRAM型FPGA器件中的传播特性，为计算软错误率提供了必要的传播模型；（三）研究和解决逻辑资源无关配置字的原地重配置问题、逻辑资源闲置配置字的原地逻辑等价分解问题、布线资源互连配置字的原地逻辑极性反转问题等问题，提出了面向逻辑资源无关配置字的软错误原地容错减缓算法、面向逻辑资源闲置配置字的软错误原地容错减缓算法、面向布线资源互连配置字的软错误原地容错减缓算法；（四）将基于布尔可满足性的配置字软错误的原地容错减缓算法应用在SRAM型FPGA中，进行了SRAM型FPGA器件XDL电路网表到有向超图的转换和前向电路图的生成，提出了基于布尔可满足性的FPGA软错误容错系统的创新思路和技术路线，实现了SRAM型FPGA软错误原地容错原型系统。.本项目的研究成果为SRAM型FPGA提供高效的软错误容错工具，从而有效地降低软错误引发的FPGA功能失效概率，增强FPGA芯片的软错误容错能力，提高FPGA器件可靠性，对促进我国FPGA产业的迅速发展有着积极意义。